Elektronika Digital: Pengertian JK Flip-Flop

Pengembangan master slave flip flop pada prakteknya yang terpenting adalah Master slave JK flip flop yang dibangun dengan menyambungkan keluaran ke masukan gerbang seperti diperlihatkan gambar berikut:

Rangkaian JK Flip flop menggunakan NAND

Tabel kebenaran dan symbol JK Flip flop

Keadaan masukan J = 1 dan K = 0 menghasilkan keluaran Q = 1 dan Q = 0 setalh pulsa clock. Untuk J = K = 1 keluaran akan selalu berubah setiap kali pulsa clock diberikan.

Diagram pulsa JK flip flop ketika masukan J = K = 1

Sumber: Teknik Otomasi Jilid 2, BSE Kemendikbud

Wagiman Wiryosukiro

Petani Sistem Informasi, tukang las plugin & themes Wordpress. Co-Founder SistemInformasi.biz. Saat ini aktif sebagai Developer & kontributor di OpenMandriva Linux.

You may also like...

Leave a Reply

This site uses Akismet to reduce spam. Learn how your comment data is processed.

%d bloggers like this: