Seperti yang diharapkan, kernel Linux 6.2 memperkenalkan lebih banyak kode pengaktifan Compute Express Link (CXL). Insinyur Intel terus memimpin dengan pekerjaan pengaktifan subsistem CXL untuk kernel Linux. Dengan Linux 6.2 mereka berfokus pada lebih banyak pengaktifan CXL 2.0+ sementara juga menambahkan beberapa fungsionalitas CXL 1.x tambahan.
Menjelang pembukaan jendela penggabungan Linux 6.2 besok, permintaan penarikan CXL untuk siklus v6.2 sudah dikirimkan akhir pekan ini. Dan Williams dari Intel yang saat ini mengelola subsistem CXL untuk kernel Linux menyimpulkan perubahan siklus ini sebagai: Meskipun mungkin terlihat mundur, pembaruan CXL kali ini menyertakan beberapa fokus pada CXL 1.x yang mengaktifkan pekerjaan hingga saat ini telah memikirkan CXL 2.0 (topologi VH). CXL generasi pertama sebagian besar dapat didukung melalui BIOS, mirip dengan DDR, namun menjadi jelas ada kasus penggunaan untuk penanganan kesalahan CXL asli OS dan beberapa fitur titik akhir CXL 3.0 dapat diterapkan pada host CXL 1.x (Host CXL Terbatas (RCH)) topologi). Jadi, pembaruan ini membawa topologi RCH ke dalam model perangkat Linux CXL. Untuk mendukung CXL 2.0+ yang sedang berlangsung memungkinkan 2 fasilitas kernel inti baru ditambahkan. Salah satunya adalah kemampuan kernel untuk menandai tabrakan antara akses userspace ke register konfigurasi PCI dan akses kernel. Ini disebabkan oleh fasilitas PCIe Data-Object-Exchange (DOE), kotak surat perangkat keras melalui siklus konfigurasi. Yang lainnya adalah cpu_cache_invalidate_memregion() API yang dipetakan ke wbinvd_on_all_cpus() di x86. Untuk mencegah penyalahgunaan, fitur ini dinonaktifkan di VM tamu dan arsitektur yang belum mendukungnya. Jalur CXL yang membutuhkannya, pembuatan wilayah memori dinamis, dan perintah keamanan (hapus / buka kunci), dinonaktifkan jika tidak ada. Sedangkan untuk CXL 2.0+ siklus ini, keuntungan subsistem mendukung perintah Persistent Memory Security, penanganan kesalahan dalam menanggapi pemberitahuan PCIe AER, dan dukungan untuk algoritma interleave jembatan host "XOR". Fitur terakhir itu, dukungan interleave "XOR", dibangun di atas pembaruan ACPICA untuk siklus ini. Jadi untuk Linux 6.2 ada dukungan untuk topologi Host CXL Terbatas, menangani kesalahan CXL melalui PCIe AER, dukungan untuk perintah CXL Persistent Memory Security, API baru untuk pembersihan cache, dukungan untuk algoritme XOR untuk interleave jembatan host CXL, penyederhanaan interaksi CXL ke NVDIMM, dan perubahan lainnya.
Itulah berita seputar Intel Mengirim Banyak Kode CXL Baru Untuk Linux 6.2, semoga bermanfaat. Disadur dari Phoronix.com.
